شکل ‏۴‑۹ ساختار کلی الگوریتم ژنتیک ۷۰
شکل ‏۴‑۱۰ انتخاب مسابقه‌ای دودویی ۷۱
شکل ‏۴‑۱۱ روش تقاطع تک نقطه‌ای ۷۲
شکل ‏۵‑۱ مدل کاربرد وسیله‌ی نقلیه‌ی خودمختار ۸۰
شکل ‏۵‑۲ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ بدون استفاده از توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ ۸۹
شکل ‏۵‑۳ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ برای کاربرد وسیله‌ی نقلیه خودمختار در روش [۵۰] ۹۰

(( اینجا فقط تکه ای از متن درج شده است. برای خرید متن کامل فایل پایان نامه با فرمت ورد می توانید به سایت feko.ir مراجعه نمایید و کلمه کلیدی مورد نظرتان را جستجو نمایید. ))

شکل ‏۵‑۴ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ با به کار بردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ ۹۱
شکل ‏۵‑۵ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ بدون استفاده از توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۵×۵ ۹۳
شکل ‏۵‑۶ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ با به کاربردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۵×۵ ۹۴
شکل ‏۵‑۷ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ بدون استفاده از توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۳×۳ ۹۵
شکل ‏۵‑۸ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ با به کاربردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۳×۳ ۹۵
شکل ‏۵‑۹ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ با به کار بردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ با دو برابر کردن وظایف ۹۶
شکل ‏۵‑۱۰ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ بدون استفاده از توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ با دو برابر کردن وظایف ۹۷
شکل ‏۵‑۱۱ همگرایی جواب‌ها با نرخ تقاطع ۸/۰ و نرخ جهش ۰۱/۰ با به کار بردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ ۹۷
شکل ‏۵‑۱۲ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ ، نرخ جهش ۰۱/۰ و انتخاب مسابقه‌ای با اندازه‌ی ۳ با به کار بردن توابع امکان‌پذیری و میزان بهره‌وری در شبکه بر تراشه ۴×۴ ۹۸
شکل ‏۵‑۱۳ همگرایی جواب‌ها با نرخ تقاطع ۵/۰ و نرخ جهش ۰۱/۰ با فرض همگن بودن شبکه بر تراشه ۹۸
فهرست جدول­ها
عنوان صفحه
جدول ‏۵‑۱ وظایف تشکیل دهنده‌ی کاربرد ۸۱
جدول ‏۵‑۲ جریان‌های ترافیکی بین وظایف کاربرد ۸۲
جدول ‏۵‑۳ مشخصات وظایف کاربرد ۸۵
جدول ‏۵‑۴ بدترین زمان اجرا و توان مصرفی هر یک از وظایف بر روی هسته‌های پردازشی ۸۶
جدول ‏۵‑۵ معیارهای استفاده شده در الگوریتم ژنتیک چندهدفه‌ی NSGA-II 88
جدول ‏۵‑۶ مقادیر توابع هدف در جبهه‌ی نامغلوب نهایی ۹۲
جدول ‏۵‑۷ خلاصه‌ای از نتایج ارائه شده بر روی شبکه‌های با ابعاد مختلف با نرخ جهش ۰۱/۰ و نرخ تقاطع ۵/۰ ۹۹
جدول ‏۵‑۸ خلاصه‌ای از نتایج الگوریتم پیشنهادی در برخی حالات خاص در شبکه بر تراشه ۴×۴ ۹۹
چکیده
امروزه با پیشرفت فن­آوری نیمه­هادی­ها، تعداد مولفه­های پردازشی در یک سیستم روی تراشه (SOC) افزایش یافته است. معماری ارتباطی در این قبیل سیستم­ها مبتنی بر گذرگاه می­باشد. از این رو، با افزایش تعداد مولفه­های پردازشی و با توجه به عدم کارایی و توسعه­پذیری گذرگاه­، مفهوم شبکه روی تراشه یا NOC به عنوان یک طرح ارتباطی درون تراشه­ای کارآمد و مقیاس­پذیر، جهت غلبه بر مشکلات گذرگاه­ها مطرح شده است. یکی از چالش­های مهم در تحقیقات مربوط به NOCها، مسئله نگاشت وظایف یک برنامه کاربردی بر روی هسته­های پردازشی متصل به مسیریاب­های شبکه است که این هسته­ها می­توانند به صورت همگن یا ناهمگن باشند. از طرف دیگر، یکی از پرکاربردترین برنامه ­های کاربردی، برنامه ­های کاربردی تعبیه شده با نیازمندی­های زمانی بی­درنگ می­باشند. در بسیاری از کارهای انجام شده، به مسئله نگاشت بر روی هسته­های پردازشی همگن پرداخته شده است و سعی در ارائه راه حل کارآمد کرده ­اند. اما تقریبا در اکثر طرح­های پیشنهاد شده، ویژگی ناهمگن بودن هسته­ها علی­رغم آن­که به واقعیت نزدیک­تر است، نادیده گرفته شده است. هم­چنین ویژگی بی­درنگ بودن کاربردها، مورد توجه عمده کارهای پژوهشی انجام گرفته، نیز نبوده است. یکی از چالش­های دیگر در شبکه روی تراشه، میزان توان مصرفی در NOC می­باشد. در این پایان نامه، به مسئله نگاشت وظایف یک برنامه کاربردی بی­درنگ سخت بر روی هسته­های پردازشی NOC با فرض ناهمگن بودن، پرداخته شده است به­ طوری­که علاوه بر این­که محدودیت­های زمانی وظایف رعایت شود، اتلاف توان در شبکه روی تراشه نیز کمینه گردد. با توجه به این که حل بهینه مسئله نگاشت یک مسئله NP-hard است، در طرح پیشنهادی از یک الگوریتم ژنتیک چند هدفه استفاده می­ شود. برای همگرایی سریع­تر الگوریتم، معتبر بودن هر راه حل بدست آماده اعتبارسنجی می­گردد تا هزینه اجرای الگوریتم ژنتیک کاهش یابد. اگر چه طرح پیشنهادی برای شبکه ­های روی تراشه ناهمگن ارائه شده است اما مقایسه نتایج آن با طرح­های روی تراشه­های همگن نشان دهنده سربار ناچیز طرح پیشنهادی است.
کلمات کلیدی: ۱- شبکه روی تراشه ۲-نگاشت ۳-برنامه کاربردی بی‌درنگ سخت ۴-الگوریتم ژنتیک چندهدفه
فصل اول
فصل اول: مقدمه
مقدمه
با توسعه فن‌آوری نیمه هادی­ها امکان تجمیع تعداد زیادی المان پردازشی[۱] و حافظه­ای مختلف شامل پردازنده­های سیگنال[۲]، سخت­افزارهای خاص منظوره[۳]، مدارهای منطقی برنامه­پذیر[۴]، پردازنده­های همه منظوره[۵] و انواع حافظه و مدارات جانبی در داخل یک تراشه فراهم شده است که این مفهوم به سیستم روی تراشه[۶] شناخته شده است[۱]. در این قبیل سیستم­ها ارتباطات بین مولفه­های گوناگون که یک چالش مهم محسوب می‌شود، همان‌طور که در شکل ۱-۱ نشان داده شده است به صورت نقطه به نقطه[۷] یا از طریق گذرگاه­ها[۸] برقرار می‌شود[۲]. در اتصالات نقطه به نقطه بین هر دو هسته­ی پردازشیِ نیازمند به ارتباط، یک اتصال اختصاصی ایجاد می­ شود. از آن­جا که این روش تنها از سیم­ها (و بدون استفاده از سخت­افزار اضافه) برای انتقال داده ­ها استفاده می­ کند، بهترین کارایی و توان مصرفی را برای برقراری ارتباط بین تعداد کم هسته­ها ارائه می­ کند. اما این روش دارای مشکلات زیادی از جمله عدم مقیاس­پذیری[۹]، پیچیدگی زیاد طراحی و مسیریابی اتصالات در سطح مدار و هزینه­ پیاده­سازی بالا است. ایرادهای فوق باعث می­ شود که استفاده از اتصالات نقطه به نقطه فقط در سیستم­های کوچک مقرون به صرفه باشد. با بزرگ شدن اندازه­ سیستم، استفاده از اتصالات نقطه به نقطه به علت زیاد شدن سیم­های مورد نیاز و مشکلات طراحی، امکان­ پذیر نیست[۲]. روش دیگر، یعنی معماری ارتباطی مبتنی بر گذرگاه، هسته­های پردازشی را با بهره گرفتن از یک کانال مشترک به یکدیگر ارتباط می­دهد. در مقایسه با اتصالات نقطه به نقطه، گذرگاه مشترک پیچیدگی طراحی سطح مدار کم­تری دارد و چون از کانال­های کم­تری استفاده می­ کند، هزینه­ پیاده­سازی آن نیز پایین­تر می­باشد. اما گذرگاه مشترک دارای مشکل اساسی عدم مقیاس­پذیری توان و کارآیی می‌باشد. با زیاد شدن تعداد دستگاه­های متصل به گذرگاه، طول آن و نیز مدارات ارسال و دریافت داده­ی متصل به آن افزایش یافته و باعث ایجاد یک بار خازنی زیاد می­گردند. تمام این بار خازنی در جریان یک انتقال داده شارژ و دشارژ می­ شود. این امر، تأخیر و توان مصرفی گذرگاه مشترک را به طرز چشم­گیری افزایش می­دهد. افزون بر این، تمام عناصر متصل به گذرگاه از یک مسیر واحد استفاده می­نمایند و لذا در هر لحظه فقط دو گره با هم ارتباط دارند و سایر گره­ها باید منتظر آزاد شدن کانال بمانند. این امر موجب کاهش شدید کارآیی سیستم به ویژه هنگامی­که عناصر متقاضی ارتباط زیاد باشند، می‌شود [۴]. با توجه به این مشکلات، روش گذرگاه نمی­تواند پاسخگوی نیازهای ارتباطی تراشه­های آینده باشد. بنابراین نیاز به یک ساختار ارتباطی برای تجمیع تعداد زیادی هسته­های پردازشی در کنار یکدیگر می­باشد به طوری که این ساختار ارتباطی مقیاس­پذیر بوده و کارایی بالا داشته باشد[۴].
با افزایش قدرت پردازشی تراشه­ها پیچیدگی و قابلیت برنامه ­های کاربردی نیز افزایش یافته است و این افزایش پیچیدگی سخت­افزار و نرم­افزار در سیستم­های روی تراشه و پردازنده­های چند هسته­ای، به نوبه­ی خود افزایش حجم و پیچیدگی ترافیک ارتباطی داخل تراشه را موجب می­ شود. از سوی دیگر، کاهش اندازه­ مشخصه­ی[۱۰] ترانزیستورها مشکلات و چالش­های دیگری را در سطح مدار به ویژه برای ساختارهای ارتباطی درون تراشه، به همراه دارد. مواجهه با این پیچیدگی ارتباطات و هم­چنین مسائل موجود در فن‌آوری­های جدید VLSI نیاز به بازنگری روش­های سنتی ارتباطی درون تراشه را ایجاد کرد و شبکه روی تراشه به عنوان یک طرح ارتباطی درون تراشه­ای نوین برای رفع و کاهش این مشکلات مورد توجه قرار گرفت[۵].
شبکه ­های ارتباطی روی تراشه که Network-on-Chip (NoC) نامیده می­شوند یک راه­حل ممکن برای ارتباطات روی تراشه‌ی پلتفرم­های SOC جهت غلبه بر محدودیت­های گذرگاه­ها می­باشند. شبکه بر تراشه شامل واحدهای عملیاتی است که از طریق شبکه­ ای از مسیریاب‌ها با هم در ارتباط می­باشند. در این‌جا به جای استفاده از سیم­های اختصاصی[۱۱] از شبکه برای ارتباط بین مولفه­ها استفاده می­ شود که موجب تاخیر کمتر، اتلاف توان کمتر و به طور کلی کارایی بالاتری می­ شود[۵]. شبکه روی تراشه مزایای زیادی از جمله پودمانی بودن[۱۲] و مقیاس­پذیری را دارا می­باشد [۲]. هم­چنین NOC مباحث مربوط به محاسبات و ارتباطات را به طور مجزا انجام می­دهد[۱].
(۱)
(۲)
شکل ‏۱‑۱- نمایی کلی از سیستم بر تراشه با دو ساختار ارتباطی (۱) گذرگاه (۲) نقطه به نقطه [۲]
چالش اساسی در این گونه ساختارها وجود قابلیتی در تراشه طراحی شده می­باشد که بتواند با برقراری تعادل بین معیارهای مختلف که حائز اهمیت می­باشند، کیفیت سرویس مورد نظر را فراهم آورد.
معرفی شبکه روی تراشه
کاهش ترانزیستورها به کمتر از ۵۰ نانومتر، منجر به افزایش تعداد ترانزیستورها به بیش از چندین میلیارد در یک تراشه می­گردد. بنابراین باید روش­های جدیدی برای مدیریت حجم انبوهی از ترانزیستورها بر روی یک تراشه اعمال شود[۵]. سیستم بر تراشه و شبکه بر تراشه دو روش پیاده­سازی برای این مشکلات هستند. سیستم بر تراشه شامل تعداد زیادی هسته­های عملیاتی با قابلیت به­ کارگیری مجدد می­باشد و برای ارتباط این هسته­ها نیاز به معماری­های ارتباطی مقیاس­پذیر و با قابلیت گسترش و کارایی بالا می­باشد. سیستم‌های روی سیلیکون متفاوت از سایر سیستم‌ها، باید به­گونه ­ای صحیح طراحی شوند که نیازی به تغییر یا تعمیر در آن­ها نباشد، زیرا این کار برای آن­ها عملا غیرممکن می­باشد. سیستم روی تراشه نیاز به شیوه ­های طراحی دارد که با دیگر انواع طراحی در سیستم­های با مقیاس بزرگ عمومیت دارد[۱]. نگاه به روش­های طراحی اتصالات روی تراشه و مقایسه­ این اتصالات با اتصالات گسترده روی شبکه­ اینترنت می ­تواند مفید باشد. شبکه­ اینترنت قادر به کنترل پیچیدگی سیستم و ایجاد سرویس مطمئن، با وجود مشکلات و خطاهای محلی است. به همین دلیل، فن‌آوری شبکه قادر است که کیفیت سرویس را، حتی با وجود تفاوت در گره­های اینترنتی و پیوند­ها، برای ما تضمین کند. واضح است که فن‌آوری شبکه ابزار مناسبی برای بهبود فن‌آوری طراحی سیستم در مدارهای بسیار مجتمع است. از طرف دیگر، تلاش بر این است که به کمک خصوصیات شبکه، به ارتباط قابل اطمینان و پر سرعت بر روی تراشه دست یافت. بعضی بر این باورند که شبکه بر روی تراشه به این معناست که پروتکل­های شبکه مانند TCP/IP بر روی برد سیلیکونی آورده شود. چنین کاری به خاطر تاخیر بالا و پیچیدگی آن امکان پذیر نیست[۶]. ارتباطات بر روی تراشه باید پر سرعت باشد. به همین دلیل روش­های ایجاد شبکه بر روی تراشه باید ساده و موثر باشند و معیارهایی از قبیل پهنای باند، تاخیر، مصرف توان باید بهینه شوند. مدارهای بسیار مجتمع دارای لایه­ های مختلف سیم هستند که می­توانند برای انتقال داده و اطلاعات کنترلی مورد استفاده قرار گیرند. گذرگاه­های داده برای انتقال موازی اطلاعات استفاده می­شوند. وجود واحدهای محاسباتی و ذخیره­کننده بر روی تراشه، سرعت انتقال را بسیار بالا می­برد. با این حال، استفاده از گذرگاه در سیستم­ها، محیط را تبدیل به محیطی رقابتی می­ کند. به عبارتی معماری ارتباطی کنونی سیستم بر تراشه­ها گذرگاه­های مشترک و گذرگاه­های سلسله مراتبی هستند که مقیاس­پذیری و توسعه­پذیری کمی دارند. بنابراین رشد تعداد هسته­ها در تراشه باعث ایجاد گلوگاه در گذرگاه­های ارتباطی سیستم بر تراشه می­گردد[۴]. هم­چنین با کوچک شدن اندازه­ ترانزیستورها و سرعت بالای واحدهای محاسباتی، سهم تاخیر سیم­ها و ارتباط­ها در تعیین کارآیی و توان مصرفی پررنگ­تر شده است. اگر چه تاخیر دروازه­ها[۱۳] با روند تکنولوژی کاهش می­یابد اما تاخیر سیم­ها ثابت می­ماند و در حقیقت نسبت به دروازه­ها بیشتر می­ شود. برای کاهش اثر این تاخیرها، باید معماری­هایی جایگزین معماری­های رایج شوند که با کاهش طول اتصالات و حذف سیم­های بلند مشکلات ناشی از این تاخیرها را در بلوک­های عملیاتی کاهش دهد. در واقع هدف اصلی جداسازی بخش­های ارتباطی از بخش­های محاسباتی و ذخیره­سازی می­باشد. این رویکرد باعث ارائه و توسعه معماری­های جدیدی شد که تحت عنوان شبکه بر تراشه از آن­ها یاد می­ شود[۵]. شبکه بر تراشه ساختار ارتباطی با قابلیت استفاده مجدد فراهم می­ کند که این ویژگی برای طراحان تراشه اهمیت بسیار زیادی دارد؛ زیرا منجر به کاهش زمان مابین طراحی محصول و ارائه آن به بازار می­ شود. به طور خلاصه، مهمترین هدف برای استفاده از شبکه بر روی تراشه، دستیابی به کارایی بالا است[۲].
به طور خلاصه می‌توان گفت شبکه بر تراشه شامل واحدهای عملیاتی است که از طریق شبکه­ ای از مسیریاب‌ها با هم در ارتباط می­باشند. چالش اساسی در این گونه ساختارها وجود قابلیتی در تراشه طراحی شده می­باشد که بتواند با برقراری تعادل بین معیارهای مختلف که حائز اهمیت می­باشند، کیفیت سرویس مورد نظر را فراهم آورد[۱].
از مهم­ترین مزایای شبکه روی تراشه، می­توان به موارد زیر اشاره کرد:
مقیاس­پذیری: از آن­جایی که ارتباط بین گره­های مختلف از طریق مسیریابی بسته­ها انجام می­ شود، تعداد زیادی گره را می­توان بدون استفاده از سیم­های سراسری طولانی به یکدیگر متصل کرد. هم­چنین با افزایش تعداد گره­ها در شبکه، پهنای باند نیز افزایش می­یابد. [۳]
قابلیت استفاده­ی مجدد[۱۴]: استفاده­ی مجدد به عنوان یکی از مؤثرترین روش­ها، جهت افزایش بهره­وری طراحی شناخته شده است. وجود تشابه در مسیریاب­های شبکه روی تراشه و هم­چنین برخی از هسته­های پردازشی مانند ریزپردازنده­ها، موجب سهولت در امر طراحی شده است. مسیریاب­ها، کانال­های ارتباطی و پروتکل­های ارتباطی سطوح پایین را می­توان یک بار طراحی کرده و مشکلات سطح مدار آن­ها مانند هم‌شنوایی[۱۵] ، مسیریابی اتصالات، و نویز را رفع نمود. سپس می­توان مراحل بهینه­سازی[۱۶] و آزمون[۱۷] را روی آن انجام داد و پس از آن، به دفعات زیاد در طرح­های دیگر استفاده کرد. در ضمن بسیاری از هسته­هایی که قبلاً برای معماری خاصی مانند گذرگاه مشترک طراحی شده بودند را می­توان با بهره گرفتن از رابط شبکه­ مناسب، مجدداً در شبکه روی تراشه مورد استفاده قرار داد[۳].
پیش ­بینی پذیری[۱۸]: نظم موجود در شبکه ­های روی تراشه موجب تسهیل درکنترل و بهبود معیارهای الکتریکی و پیش ­بینی دقیق­تر زمانبندی مدار می­ شود. این عوامل موجب کاهش قابل توجه در زمان طراحی می­گردد[۲].
قابلیت بهینه­سازی توان و تاخیر: هر چند مدارات مورد نیاز شبکه روی تراشه یک منبع مهم مصرف توان و ایجاد تاخیر در ارتباطات درون تراشه­ای است، اما شبکه ­های روی تراشه این قابلیت بالقوه را دارند که با بهینه­سازی و سفارشی­سازی[۱۹] معیارها و نگاشت مناسب وظایف، توان و تاخیر بهتری از روش­های ارتباطی معادل ارائه دهند[۳].
تنوع و تعداد بیشتر اتصالات: در شبکه ­های روی تراشه یکی از محدودیت­های بزرگ شبکه ­های میان ارتباطی خارج تراشه، یعنی محدودیت تعداد پایه­ های تراشه­ها (به عنوان گره­های شبکه) و در نتیجه پهنای بیتی اتصالات، تا حد زیادی از بین رفته است. به علاوه، در این شبکه­ ها می­توان از تنوع در توان مصرفی و سرعت سیم­ها برای بهینه­سازی ارتباطات درون تراشه­ای استفاده کرد[۲].
مسئله نگاشت در شبکه روی تراشه
یکی از چالش­ها در طراحی شبکه روی تراشه، مسئله نگاشت[۲۰] می­باشد. به طور کلی در پژوهش­های انجام شده در این زمینه، مسئله نگاشت به دو دسته تقسیم می­ شود[۷]:
نگاشت هسته­های پردازشی بر روی گره­های یک شبکه روی تراشه: نگاشت هسته­های پردازشی مورد نیاز یک کاربرد بر روی گره­های یک شبکه روی تراشه یکی از موثرترین راه­های بهینه­سازی شبکه ­های روی تراشه به ازای یک کابرد خاص است. در این حالت ابتدا در ورودی مسئله مشخص شده است که هر یک از وظایف[۲۱] کاربرد بر روی کدام هسته پردازشی اجرا می­ شود و سپس مسئله به نگاشت این هسته­ها بر روی گره­های شبکه می ­پردازد (شکل ۱-۲). هدف بیشتر الگوریتم­های نگاشت، کنار هم قرار دادن هسته­های پردازشی است که حجم ارتباطی زیادی با یکدیگر دارند. از یک دیدگاه، می­توان این نگاشت را به دو دسته­ی کلی تقسیم کرد. در دسته­ی اول، نگاشت بر روی گره­های یک شبکه با همبندی[۲۲] معلوم (اغلب توری) انجام می­گیرد، در حالی که در دسته­ی دوم، ابتدا یک همبندی خاص منظوره طبق نیازمندی­های ترافیکی کاربرد ساخته شده و سپس عملیات نگاشت بر اساس این همبندی و یا هم‌زمان با ساخت آن انجام می­پذیرد[۸].
نگاشت وظایف یک برنامه کاربردی بر روی هسته­های پردازشی: در برخی از شبکه روی تراشه­ها هسته­های پردازشی به مسیریاب‌ها متصل شده ­اند[۹] و در این حالت فرض می­ شود که مکان هسته­های پردازشی بر روی گره­های یک شبکه روی تراشه از قبل و در زمان طراحی مشخص شده است و در مسئله نگاشت به تخصیص وظایف یک کاربرد بر روی هسته­های پردازشی پرداخته می­ شود که به آن نگاشت وظیفه گفته می­ شود . با توجه به شکل ۱-۳ این­گونه مسائل در برخی تحقیقات با مسئله زمانبندی وظایف نیز همراه بوده است به گونه ­ای که مشخص می­ شود وظایف نگاشت شده بر روی یک هسته پردازشی هر کدام در چه زمانی توسط هسته مورد نظر پردازش شوند.
شکل ‏۱‑۲- مسئله نگاشت هسته­های پردازشی به گره­های شبکه روی تراشه[۸]

موضوعات: بدون موضوع  لینک ثابت


فرم در حال بارگذاری ...